Matthias Bernauer - Freiburg im Breisgau
      Start > Skript-Sammlung > Rechnerarchitektur >>







Rechnerarchitektur



Hardwareentwurf
      • Einsatzgebiete von Prozessoren
        Früher nur in Rechneranlagen, heute in Haushaltsgeräten (Beleuchtung, Alarm),
        Telekomunikation (Handy --> geringe Größe & Leistungsverbrauch wichtig),
        Fahrzeugen (ABS, EPS, Navigation, Airbag, Motorsteuerung), Luft-&Raumfahrt, Medizin, u.v.m.
        --> Cisc-Rechner mit komplexen Befehlen (geringer Speicherbedarf für Programme) wieder interes.
        DSP: Erweiterung zur digitalen Signalverarbeitung, z.B. Für mpeg, jpg

      • Rückschläge in der Computerentwicklung: Pathfinder, Challenger Unglück, Pentium Bug

      • Neue Aufgabengebiete: Multimedia, Netzwerke, Internet, digitale Signalverarbeitung

      • Optimierung des Leistungsverbrauchs:

        1. Logiksynthese: Verfahren zur Reduktion von Schaltvorgängen im Gatternetz

        2. Reduktion der Spannung und Taktrate

        3. Stepspeed

        4. Taktabschaltung bei momentan nicht benötigten Teilen

      • Komplexitätszuwachs:
        Verdopplung der Transistor-Dichte alle 18Monate nach Moore's Law
        Neue Architekturkonzepte oftmals erst durch wachsende Anzahl Transistoren je Chip möglich

      • Hardwarebeschreibung und -entwurf
        Spezifikation in leb. Sprache -> formelle Spezifikation -> Simulation und Tests -> HighLevelSynthese -> Logiksynthese -> Testvorbereitung (Scanpath) -> Plazierung&Verdrahtung (Place&Route) -> Layout -> Fertigung -> Tests. ständig: formale Verifikation

      1. Entwurfsautomatisierung (eda electronic design automation)

        1. Hardwareentwurfsschritte

  • Klassifikation:
    Partitionierung der Systemebene in:

    • Softwarebereich
      auf Mikrocontrollern, digitalen Signalprozessoren, Mikroprozessoren

    • Hardwarebereich
      ASIC application specific integrated circuit
      FPGA field programmable gate array (Hardware vom Anwender programmierbar)

  • heterogene System

    • embedded systems: Umgebendes System (Mechanik, Hydraulik, Elektronik, analoge HW) -> A/D-Wandler, Sensoren -> Software/Digitale Hardware -> D/A-Wandler, Aktuatoren -> analoge HW

    • system-on-chip: DSP, Mikrocontroller, Speicher, ASIC

  • Entwurfsweisen
    top-down: Systemarchitektur -> HardwareRealisierung
    abstrakte Beschreibung des Systems wird sukkzessive bis zur HW verfeinert
    bottom-up: HardwareRealisierung -> Systemarchitektur
    bereits entworfene Komponenten werden zu komplexeren Einheiten zusammengefügt

  • Abstraktionsebenen

    • Warum verschiedene Ebenen und nicht alles auf unterster Ebene?

    • Design-Gap = [ability to design < available silicon] => daher Entwurfsautomatisierung
      Die Größe von Systemen (HW/SW) übersteigt die Fähigkeiten im Entwurf auf niedrigen Ebenen

    • Time-to-Market
      Neue Produkte müssen in immer kürzeren „Zeitfenstern“ auf den Markt (z.B. Handys)
      - Entwicklungskosten 50% zu hoch --> 5% Gewinnminderung
      - Produktionskosten 80% zu hoch --> 20% Gewinnminderung
      - 6Monate zu spät auf den Markt --> 40% Gewinnminderung

    • ability to verify < ability to design < available silicon ~ #Transistoren/Chip

    • Verifikation-Gap = [ability to verify < available silicon]
      Die Fähigkeit ein großes System zu entwickeln steigt nicht in dem Maße an, wie der Bedarf nach neuen Entwicklungen. Die Fähigkeit zu verifizieren steigt noch langsamer, der ist Verifikationgap also noch größer als der Designgap

  • Entwurf großer Systeme

    • Partitionierung in HW- und SW-Blöcke

    • Frühzeitige Exploration des Entwurfsraumes durch Kostenfunktionen

    • automatische übersetzung in niedrigere Abstraktionsebenen (HW-/SW-Synthese)

    • Einsatz von Standardkomponenten für HW als auch SW
      IP-Cores = vorhandene Entwürfe von Fremdanbietern

    • hirarchisches Arbeiten

  • Verringerung von Entwurfszeit und -kosten

    • Finden von Spezifikationsfehlern in frühen Phasen (Vermeidung von turn-arounds)
      ausführbare Spezifikationen + formale Verifikation

    • rapid prototyping

    • Frühzeitige Abschätzung von kritischen Designparametern wie z.B. Durchsatz, Leistungsaufnahme, Antwortzeiten, Design- und Produktkosten

    • AbstraktionsEbenen im überblick

      • Systemebene funktionelle Einheiten, die miteinander kommunizieren

      • algorithm. Ebene Spezifikation der Funktionen einzelner Blöcke mittels Algorithmen
        in einer HW-Beschreibungssprache

      • RegisterTransferEb. Darstellung funktionaler Einheiten durch Datenpfad- und Kontrollpfad
        (Daten werden von Register zu Register transferiert und dabei verarbeitet)

      • Gatterebene Es gibt nur noch Boole‘sche Signale, Boole‘sche Gatter und einfache FlipFlops

      • Transistorebene Realisierung Boolescher Elemente durch Transistoren

      • Layoutebene Realisierung von Transistoren durch dotierte Bereiche und isolierende
        Schichten auf dem IC

    • Y-Diagramm Struktur Verhalten Geometrie

      • Systemebene Prozessoren, Speicher abstr. Beschreibung System-Floorplan

      • algorithm. Ebene Funktionen, Prozeduren Algorithmen -

      • RegisterTransferEb. ALUs, Multiplexer, Register endl. Automaten Modul-Floorplan

      • Gatterebene Gatter, FlipFlops boolsche Gleichungen Gatter-Floorplan

      • Transistorebene Transistoren, Drähte, Kontakte Spannung, Ströme Transistornetzliste

      • Layoutebene Flächen, Schichten Flussdichte Layoutmaske

    • Was wird im Y-Diagramm dargestellt? Verhalten, Struktur und Geometrie der Abstraktionsebenen


  • Systementwurf - Ziel des Entwurfsprozesses

    • Beschreibungen einer hohen Abstraktionsebene in eine niedere Ebene zu transformieren

    • durch Verfeinerung und unter Beibehaltung der Funktionalität (eventuell auch des Zeitverhaltens)

    • Verifikation/Validation der Beschreibung auf den unterschiedlichen Ebenen

  • Automatisierung

    • mittels Grafikeditoren

    • Simulation

      • Testbenchgeneratoren um Eingangsdaten für Simulationen zu erzeugen

      • Coverage-Analysatoren

    • Verfifikation

      • linting, z.B. Mindestabstände zwischen Leitungen

      • äquivalenzprüfung

    • Verhaltens- und Logiksynthese

    • Timinganalyse

    • HW-Test: Automatic Testpattern Generator, Fehlersimulation, Build-in-tests



Inhaltsübersicht

Google MSN Suche
<< Start | Studium | Poolmgr | Tanzen | GPG | Impressum >>
Matthias Bernauer